PAT-NO:

JP359041845A

DOCUMENT-IDENTIFIER: JP 59041845 A

TITLE:

CARRIER TAPE FOR DOUBLE LAYER TYPE INTEGRATED

CIRCUIT

AND MANUFACTURE THEREOF

PUBN-DATE:

March 8, 1984

INVENTOR-INFORMATION:

NAME

KUSAKABE, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI KIKO DENSHI KK

N/A

APPL-NO:

JP57151877

APPL-DATE: August 31, 1982

INT-CL (IPC): H01L021/60, H01L023/48

US-CL-CURRENT: 29/827, 257/E21.506 , 438/FOR.369

ABSTRACT:

PURPOSE: To make it possible to manufacture a double layer type integrated

circuit readily, quickly, and automatically, and to make it possible to obtain

further integration, by forming leads on both surfaces of carrier

insulating an inner lead part through the tape, and connecting an outer lead

part by a conductive paint.

CONSTITUTION: Bonding agent layer 2 is formed on the upper surface of a long

tape material for a carrier. Device holes 3 are formed at the central part of

said tape material 1 at an equal interval. Sprocket holes are formed in the

vicinities of both edges of the tape material 1 at an equal interval. Then a

copper foil is laminated on the bonding agent layer $\underline{\mathbf{2}}$ as a conductor layer for

forming <u>leads</u> and a copper foil layer 5 is formed. A silver paint is printed

on the lower surface of the layer 5 as a conductive paint for wiring, and a

silver paint layer 6 is formed. A bonding agent layer 7 is formed on the

bottom surface, and a copper foil layer 8 is formed on the layer 7 as a lead

forming conductor layer. A photosensitive liquid is applied on the copper foil

layers 5 and 8 on both surfaces of the tape material 1. The desired lead

patterns are printed and developed on both surfaces. After etching

separating process, desired copper $\underline{\text{leads}}$ 9 and 10 are formed on both upper and

bottom surfaces.

COPYRIGHT: (C) 1984, JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—41845

(1) Int. Cl.³ H 01 L 21/60 23/48 識別記号

庁内整理番号 6819—5 F 6819—5 F 43公開 昭和59年(1984)3月8日

発明の数 2 審査請求 有

(全 4 頁)

②特

願 昭57-151877

22出

願 昭57(1982)8月31日

⑩発 明 者 日下部淳

松原市高見の里6丁目358番地 の3

⑪出 願 人 富士機工電子株式会社

大阪市阿部野区阪南町 3 丁目19

番17号

個代 理 人 弁理士 京口清

明 細 書

1、発明の名称

2 層式 集 積 回 路 用 キャリアテープ、 その 製 造 方 法 * よび その 使 用 方 法

2、特許請求の範囲

①絶縁性のキャリア用テーブ材(1)の両面に多数のリード(9)(10)が配設され、その各面のリード(9)(10)のうち、各ディバイスホール(3)を介し導体性ペイント(6)にて結線した部分が各々アウタリード部(9a)(10a)とされ、かつテーブ材(1)で絶縁した部分が各々インナーリード部(9b)(10b)とされた、2層式集積回路用キャリアテープ。

②多数のディバイスホール(3)を有する絶縁性のキャリアテーブ材(1)に、片面にリード形成用の導体層(6)を形成し、その導体層(5)の裏面にディバイスホール(3)を介して結線用の導体性ペイント(6)を印削し、次いでテーブ材(1)の他面に、前記デイバイスホール(3)で導体性ペイント(6)と接着する如くリード形成用の導体層(8)を形成し、該各面の導体層(5)(8)を、フオトエッチングにより多数の所望のリ

ード(9) W に 形成して、 その名 リード(8) W の の うち、 導体性 ペイント(8) で結線された 部分を各面のアクタリード部 (9a)(10a) に 形成し、 残りのテーブ材(1) で 絶縁された 部分を各面のインナーリード部 (9b) (10b) に形成する、 2 層式集積回路用キャリアテーブの製造方法。

3、 発明の詳細な説明

本発明は集積回路を2層式としたときのポンデ イング用キャリアテープ、およびそのテープの製 造方法に関するものである。

例えばICチップやLSIチップをボンディングする手段としては、既に種々の方式が提案方式が提案方式が、その1つとしてテープキャリア方式がある。これは、例えばポリイミドフィルム製ディンの片面に接着剤を塗布しておき、それにディバイスホールやスプロケントホールをおンナンの日本に感光膜をコーティンの目で必要を形状を表して、接着ロードバターンを焼け・現像をし、その後エッチングし剥離してテーブ上に銅製のリードを形成

する。他方、 I C チップや L S I チップに金パンプを形成しておき、それをテープ上のリードとインナーボンディングして、テーブに多数のチップを順次に組込んでいく。 その後テーブ側のリードをテーブから切削して、金属のリードフレームやプリント基板などにアウターボンディングする方式である。

本発明は集横回路用キャリアテーブに関し、従

来のものが有する上記問題点を解決しようとするものである。即ちその目的とするところは、第1 にICやLSIをどの集積回路の2個をキャリアテーブの両面に装着できるとともに、上・下のでできるとともになり、第2に でB路を結線して2層式の集積回路にでき、第2に それによつてボンディング時のキャリアテラのに 是さを2分の1に短縮でして一層の集積化を可能と した、2層式集積回路用キャリアテーブ、および その製造方法の提供にある。

以下に本発明を図示実施例によつて説明する。 製造工程順に述べると、図において(1) はキャリア用の長尺のテープ材であり、絶縁性ある厚さ125年程度のポリイミドフイルム製で、その上面に接着剤を塗布して第2図の如く接着剤層(2)を形成する。次にこの接着剤層(2)付のテープ材(1)に、第3図の如く中央服にデイバイスホール(3)をバンチングにより等間隔で多数個形成するとともに、テープ材(1)の両側縁寄りにスプロケットホール(4)を等間隔で多数個形成する(第9図参照)。次い

でテープ材(1)の両側縁寄りを除く中央服寄りの接 **育剂層(2)上に、リード形成用の導体層として厚さ** 25μ程度の銅箔をラミネートし第4図の如く銅 箔層(5)を形成する。その後テープ材(1)の下面から、 ディバイスホール(3)を介して前記銅箔層(5)の下面 κ、結線用の導体性ペイントとして厚さ35μ程 度に銀ペイントを印刷して第5図の如く銀ペイン ト層(6)を形成する。そして、残りの下面に接着剤 を塗布し接着剤層(7)を形成して、この下面の接着 剤層(7)に前記と同様に、リード形成用の導体層と して銅箔をラミネートし第6図の如く銅箔層(8)を 形成する。次に、上記テーブ材(1)の上・下両面の 銅箔層(6)(8) に感光液を塗布し、各々に所望のリー ドバターンを焼付け、現像する。その後、エツチ ングと剥離工程を経て、上・下両面に第1図・第 9図に示す如く顕製の所望のリード(8)(回を形成す る。この際、リード(9)(10)部分において、前記の如 くデイパイスホール(3)を介して銀ペイント層(6)を 形成した配分は、その銀ペイント層(6)で上・下が 互いに結線されたアウタリード邸 (9a)(10a) となる。

他方、リード(8)(III)の 部分の中でテーブ材(I)を間に した部分は、上・下が絶縁されたインナーリード 部 (9b)(10b) となる。

そして上・下のインナーリード部 (9b)(10b) のポンデイング部分に各々銀メッキを施せばよく、これで第9図の如き2重集積回路用キャリアテーブ (A)ができ上がる。

その後は、該テーブ(A)の上・下の名インナーリード部 (9b)(10b) の銀メッキ部分に、金パンブ付のI C チップ(II) (2) を当接して熱圧着などで第8図の如くインナーボンデイングし、各チップ(II) (2) がテーブ(A) に組込まれた状態で特性検査を受ける。次いで各チップ(II) (2) にモールデイング(3) (4) を施とし、ブレスにて前後に隣接する集積回路のアクターリード部 (9a)(10a) を第8図の2点鎖線(e) で示す如く前・後に分割するとともに、テープ(A)の不要部分を切離せばよく、これで第10図の如き2層式集団の位置に、アクターリード部 (9a)(10a) によつてアクターボンディングすればよい。

以上で明かた如く、本発明は次の如き効果を有する。

UNICやLSIなどの集積回路の2個を絶縁材を介して2層とした2層式集積回路を容易に製造できる。即ち、本発明ではポンディング用のキャリアテーブを、上・下の両面にリードを形成するとともに、そのインナーリード用部分はデーズを介して絶縁し、かつアクターリード用部分は導体性

テープを用いた集積回路は2層式のため、プリント基板などへの実装スペースは1個分でよいことになり、またリードが直接に結線されているので、結線のためのスペースも不要となる。それゆえ、 従来の集積回路の実装に比べると2分の1以下スペースでよいことになり、この面で集積度を一層 図かることができるものである。

4、 図面の簡単な説明

図は本発明の一実施例を示す概念図であり、第1図ないし第8図はその製造工程順の各段階での拡大縦断側面図、第9図はキャリアテーブの一部の斜視図、第10図はこのキャリアテーブによる2層式集積回路の拡大縦断側面図である。

図面符号 (A)…キャリアテーブ、(1)…テーブ材、(3)…ディバイスホール、(5)…導体層、(6)…導体性ベイント、(8)…導体層、(9)(10)…リード、(9a)(10a) …アクターリード部、(9b)(10b) …インナーリード

出 顧 人 富士 機工電子 株式 会 社 代 理 人 京 ロ 南

ペイントにより結線されるようにしてある。それゆえ、上面と下面のインナーリード部に別種の 2 個の集積回路チップをポンデイングすることができ、上・下のアウターリード部は結線されるので、2 層式集積回路を容易・迅速・自動的に製造することができるものである。

回ボンディング用のキャリアテープの長さを2分の1に短縮できる。即ち、従来のキ組込むのに、当然ながら2個の集積回路チップの長さを必ずなとした。これに対して本発明ではよりでは、2個分ので、キャリアテープの長いではないででは、2個分ではないでは、2個分のスペースを結線用のまたというに、当然に2個分のスペースを結線用の

スペースも必要である。これに対して、本発明の

